code pour la génération de la rampe en VHDL

[Shankar Vishnu]

Salut im nouveaux FPGA et de programmation VHDL.si quelqu'un a le code pour la génération de la rampe en s'il vous plaît VHDL it.and ravageurs suggèrent également que la façon de définir FPGA broches pour envoyer ce programme dans l'unité de spi dans FPGA conseil pour la conversion de l'entrée numérique à la rampe de sortie.

 

[elockpicker]

Salut,
Si vous utilisez ISE puis de définir les broches, vous devez ajouter un fichier de contraintes de votre projet et définir les broches en fonction de vos conseils feuille de données.
Il ya des tutoriels sur ce sujet, spécialement si vous utilisez de borads Xess.

Je ne sais pas ce que le SPI, mais si vous voulez créer une rampe d'accès, vous pouvez simplement utiliser une boucle for et l'accroissement de la valeur d'un vecteur de bits et enfin le remettre à zéro.
Vous devez donner ce vecteur d'un convertisseur numérique-analogique-Converter.

 

[Shankar Vishnu]

effectivement nous ne pouvons pas attribuer directely la broche du CAD en FPGA.d'abord il faut le relier à l'interface SPI, puis nous vous donnerons notre sortie aux entrées spi, mais im prendre un problème en elle.
interface SPI ont 5 broches p8, N8, u16, N10, T4, mais HV-je incapable de l'initialisation correcte de ces broches si u avez IDIA sujet s'il vous plaît me msg.