Code Verilog pour 4 bits avec JK bascule

[shokoofeh]

bonjour quelqu'un peut-il m'aider s'il vous plaît à ce problème: Un code Verilog pour 4 bits / décompteur avec bascule JK qui compte à l'étape de 3, cela signifie qu'il compte 0-3-6-9-12-15. Je sais que ce problème a eu une réponse très simple, sans utiliser JK FF, mais je veux juste connaître la réponse en utilisant flipflps JK. merci

 

[shokoofeh]

Je peux écrire le code Verilog pour JK FF, il est facile Mon problème est que je ne sais pas comment écrire le code, avec l'étape de 3, et je ne sais pas comment faire 4 JK FF comptent cette chaîne; 0,3,6,9,12,13.

 

[ckaa]

Utilisez le JK table abattante d'excitation flop et dresser votre table d'excitation du circuit avec votre état actuel et à venir. Utiliser des cartes Karnaugh à résoudre pour votre J et K valeurs pour chaque bascule. Une fois que vous avez ce qu'il sera assez facile à coder en Verilog. Instancier votre JK flip flop et vos valeurs J et K pour chaque bascule sera circuits combinaison de votre entrée quatre bits vers le comptoir.

 

[nikhil.nagpal0807]

Pouvez-vous donner le code pour le compteur à l'aide jk flip flop

 

[vipinlal]

Vous pouvez créer une normale 3 compteur de bit (MOD compteur 6) en utilisant des bascules JK et puis obtenir les valeurs de comptage nécessaires en utilisant la logique combinatoire. Le compteur devrait réinitialisée lorsque la valeur de comptage atteint 5. Maintenant, écrivez une logique combinatoire pour la conversion suivante. 000 -> 0000 001 -> 010 0011 -> 0110 011 -> 1001 100 -> 1100 101 -> 1111 Voilà comment vous devez concevoir les compteurs avec des séquences aléatoires comptent. Si vous avez des suivants comme 10,400,62,2,7,10,400,62,2,7, ... etc, alors vous n'avez pas besoin de 9 FF. Juste 3 FF sera do.Because seulement 5 états sont là. Ceci est un code pour compteur 4 bits utilisant JK tongs. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-synchronous-up-counterwith-reset.html] trucs et astuces de codage VHDL: 4 bits synchrone jusqu'à compteur (avec remise à zéro) à l'aide de JK flip- flops [/url] - Vipin [url = http://vhdlguru.blogspot.com/] trucs et astuces de codage VHDL [/url]

 

[nikhil.nagpal0807]

Pouvez-vous donner le code dans Verilog .. Je ne sais pas vhdl