Code Verilog pour filtre FIR

[arunragavan]

Eh bien les gars quelqu'un peut-Donne-moi un exemple de code pour Verilog filtre FIR .. ive done n VHDL .. ne suis pas tout bon n Verilog .. quelqu'un qui peut m'aider .. en ce qui concerne,

 

[adap]

Mon opinion est que si vous avez un code prêt travaille en VHDL, puis le mieux est de le traduire en Verilog avec un outil mais il vaut mieux le faire à la main. C'est beaucoup de temps, oui, mais si vous prenez ligne par ligne et en utilisant un livre Verilog, puis vous aurez l'avantage de l'apprentissage Verilog aussi. Et à partir de mon expérience dont vous avez besoin d'être familier avec les deux langues. Si vous avez besoin d'aide avec la traduction, nous sommes ici!

 

[aravind]

il n'est pas différent de convertir VHDL pour Verilog en utilisant des outils de mieux faire ur self alors seulement u peut comprendre à la fois. il n'est pas difficile à faire pour desigers HDL. tenter par bye urself

 

[GroundCtrl]

Aller à la Xilinx appnotes page web. Il ya d'énormes de différents exemples. Plusieurs exemples - sont des filtres FIR pour une et deux-dimensionnel signaux.

 

[eda_wiz]

http://www.altera.com/support/examples/verilog/ver_base_fir.html essayer ce

 

[realtek]

dans h ** p: / / www. @ ltera.com / support / examples / Verilog / ver_base_fir.html utiliser l'exemple 3 Altera IP (LPM) est-il par exemple que l'utilisation de RTL (pas d'adresse IP) pour mettre en œuvre un simple FIR?

 

[jarodz]

Vous pouvez penser la FIR est constitué de registres de décalage et le multiplicateur-additionneurs comme figuré dans le lien. Pour moi, je vais coder les tous les registres dans shift-on toujours de bloc et de la combinaison reste (*, +) dans un autre bloc toujours (Aujourd'hui, l'outil de synthèse est très puissant, vous pouvez laisser l'effort d'optimisation de la combinaison, especailly Mac outil). Cordialement, Jarod