code VHDL besoin urgent

[vinodkumar]

frns.iam salut mettre en œuvre un algrthm sur FPGA, dans lequel j'ai besoin pour faire face à des entrées qui r real.what je sais, c'est vrai r ports non synthesizable.so plz helpme à convertir réel std_logic.

 

[manish12]

IL N'EST PAS POSSIBLE DE METTRE EN CONTACT AVEC LES VHDL EN REAL donc l'erreur .... Est là. IL EST lui-même indiquent le problème. Donc, la solution est d'utiliser le LOGOC MST dans dehors et après avoir pris ce COMME UNE ENTREE DANS L'UTILISATION DE LA NOTION DE PUCE EXPONENT / mantisse. Pour convertir cette BINAIRE DANS LA MISE EN VRAI. Vous avez un logiciel AINSI QUE PROBLEME MATERIEL. QU'EST-CE QUE externe est connecté.