A
ahmad_abdulghany
Guest
Salut,
Simple question,
Puis une PLL (digital) sont synthétisées à partir d'un code VHDL ou Vrilog?
Je veux dire le plan structurel, non seulement un comportement!
Est-ce cas pratique?
Merci à l'avance,
Ahmad,
Simple question,
Puis une PLL (digital) sont synthétisées à partir d'un code VHDL ou Vrilog?
Je veux dire le plan structurel, non seulement un comportement!
Est-ce cas pratique?
Merci à l'avance,
Ahmad,