Combinational Loops généré dans RTL Compiler

[seanigang]

Salut!Au cours de la synthèse en utilisant RTL Compiler, combinational boucles ont été trouvés dans mon design.Comme quoi le fichier de log dit, l'outil les handicapés, supprimé plusieurs instances hiérarchiques, puis ajouter la boucle disjoncteurs.J'ai simulé la netlist généré et a trouvé des erreurs sur la sortie d'onde.Maintenant, mes questions sont les suivantes:

-T-il à la réalité matérielle / schématique combinatoire lorsque ces boucles ont été désactivés?Est-ce que l'outil de suppression des signaux,
des modules,
des cas inclus dans la boucle combinational?

-Les conseils sur la façon de faire ces choses?Toute aide est très appréciée.TIA

 

[Aravind]

Salut Seanigang,
Combinational boucles sont brisés par l'ajout de tampons avec arc brisé (i / p pour o / p).Il est fait pour le moment fin.RTL compilateur moment moteur ne insérer peigne.boucle de disjoncteurs.

Il
n'y a pas de relation avec Comb.boucle disjoncteur exemple avec la suppression de / signal / module.

Pour le contrôle de la suppression de l'exemple suivant pls utiliser l'attribut

set_attr delete_unloaded_ins faux /
set_attr delete_unloaded_seqs faux /

Merci
Aravind