S
s3034585
Guest
Salut les gars
pls quelqu'un peut me dire comment faire plus avec des vecteurs binaires ...
J'ai essayé de faire mais il me donne une erreur comme "erreur de type résolution de l'expression infixe" "que std_logic_vector type."
IEEE bibliothèque;
Ieee.std_logic_1164.all utilisation;
Ajouter entité est
Port (
R: Dans std_logic_vector (3 downto 0);
somme: std_logic_vector à (3 downto 0)
);
fin, ajouter;
comportement de l'architecture ajouter est
tmp signal: std_logic_vector (3 downto 0);
commencer<Tmp = a (0) a (1) un (2) A (3) lorsque fr = '1 'autre "0000";
somme <= tmp;
com fin;
pls quelqu'un peut me dire comment faire plus avec des vecteurs binaires ...
J'ai essayé de faire mais il me donne une erreur comme "erreur de type résolution de l'expression infixe" "que std_logic_vector type."
IEEE bibliothèque;
Ieee.std_logic_1164.all utilisation;
Ajouter entité est
Port (
R: Dans std_logic_vector (3 downto 0);
somme: std_logic_vector à (3 downto 0)
);
fin, ajouter;
comportement de l'architecture ajouter est
tmp signal: std_logic_vector (3 downto 0);
commencer<Tmp = a (0) a (1) un (2) A (3) lorsque fr = '1 'autre "0000";
somme <= tmp;
com fin;