Comment choisir le meilleur nf (nombre de doigts) pour les plus bas discordance?

D

dtzounakos

Guest
Par exemple, disons que nous avons un miroir de courant. Comment puis-je savoir quel est le meilleur choix de nf pour les deux transistors? Je pose cette question parce que j'ai remarqué à travers l'analyse Monte Carlo que le maintien du ratio de Wtotal (de sorte que le ratio actuel aussi constant!) Constant et modifier uniquement la norme NF, l'inadéquation des ΔID / ID est changé! J'ai aussi remarqué que la diminution de nf décalage augmente parfois et diminue parfois! Pourquoi cela se produise tant que la zone de fonctionnement et le point est constante et même chose? Merci!
 
Voyez si votre fonderie a des graphiques qui montrent décalage par rapport à W pour L fixe ou pour la zone constante, ainsi que MM vs A. Il ya des effets de bord qui sont distincts des simples effets de zone de grille. Si vous pouvez trouver ces données, éloignez-vous (plus large que) le point d'inflexion. Mais j'ai vu les régimes où W est Wtotal et les doigts sont le diviseur, et j'ai vu ceux où W est la largeur littérale établie et les doigts est le multiplicateur. Donc, vous avez besoin de savoir que, pour savoir si les doigts "devrait" aider ou nuire. Si les doigts est changer la largeur total du dispositif et la zone que vous pouvez voir non-adaptation, mais match affecter des effets tels que le déplacement plus ou moins rapprochés de la saturation.
 
Mais j'ai vu les régimes où W est Wtotal et les doigts sont le diviseur, et j'ai vu ceux où W est la largeur littérale établie et les doigts est le multiplicateur. Donc, vous avez besoin de savoir que, pour savoir si les doigts "devrait" aider ou nuire. Si les doigts est changer la largeur total du dispositif et la zone que vous pouvez voir non-adaptation, mais correspondent à des effets affectant-telles que le déplacement plus ou moins rapprochés de la saturation.
Pour être plus précis, quand je dis changer nf (vers le haut ou vers le bas ) dans les propriétés de MOSFET (Q bouton), je garde constante de la largeur totale et le changement que le Wfinger (la largeur de chaque MOSFET interdigités) Donc vous me dites que dans ma fonderie manuel, il ya des graphiques qui montrent la relation moi inadéquation avec les doigts?
 
Je doun't savoir ce que votre fonderie fournit, mais mon groupe de technologie décompose les données non-concordance dans A, et l'iso-surface tableaux L et W. Vous pouvez demander.
 
Je doun't savoir ce que votre fonderie fournit, mais mon groupe de technologie décompose les données non-concordance dans A, et l'iso-espace L et W cartes. Vous pouvez demander.
CMOS 65nm d'IBM
 
D'une part, l'inadéquation est améliorée si la zone de grille est augmenté. D'autre part, l'inadéquation est améliorée si nous nous sommes séparés le transistor en raison des statistiques de plus grands nombres ont une meilleure chance de réaliser quelque chose plus proche de la moyenne. Il n'y a pas de règle fixe à-dire ce qui est mieux, sauf silicium ainsi caractérisé. En outre, quelle que soit vous n'avez probablement simulations ne tiennent pas compte de la disposition des transistors. Qu'est-ce que je fais habituellement pour des paires de transistors critiques consiste à sélectionner un multiplicateur qui me donne la disposition la plus carrée. Les autres techniques comme l'utilisation d'overdrive grande pour les miroirs actuels et en augmentant L donne une méthode plus garanti à améliorer décalage.
 

Welcome to EDABoard.com

Sponsor

Back
Top