Comment choisir les tailles dans la conception bipolaire BiCMOS?

W

wee_liang

Guest
Salut, je suis nouveau aux conceptions BiCMOS (BJT en particulier). Dans CMOS, nous choisissons WL conséquence pour obtenir le GM nous voulons etc Qu'en BJT? Le paramètre principal de varier est le domaine émetteur, mais cela affecte uniquement est variable dans l'équation Ic. Quelles sont les considérations, c'est choisir une bonne taille lors de conceptions? Quels sont les effets secondaires si Ic est trop élevé pour un BJT petits? Toutes les règles de base?
 
Pratique habituelle pour la conception bipolaire - vous avez plusieurs configurations appareil fixe et un modèle d'épices pour chaque mise en page. C'est parce que modifier la disposition peut modifier certains paramètres du modèle Spice. Et cela peut changer non seulement, mais Rb, Rc ou d'autres aussi. Donc, si vous avez besoin de plus grande taille transistor préférable d'utiliser plusieurs disposition fixe les périphériques connectés en parallèle. Il est également une bonne pratique quand vous devez garder le rapport des miroirs de courant. Si vous avez besoin à courant élevé appareils (plus de plusieurs centaines de mA), vous devriez utiliser des résistances de ballast dits connectés à l'émetteur ou de base. Le gain (ou B h21e) du transistor bipolaire a dépendance à l'Ic. Il est abaissé à la fois à faible et haute Ic Ic et a maximales pour certains Ic milieu. La densité de périphérique actuel (ou la taille du périphérique) doit correspondre à la Ic quand le gain est la valeur max. Bonne chance, Fom
 
Juste pour ajouter à ce qui a déjà été dit. Habituellement, le FT du transistor a un maximum pour Ic peu avant h21 commence à tomber (à l'extrémité supérieure en cours). Donc, pour choisir la zone périphérique, prendre un transistor qui peut mener l'Ic nécessaire avec h21 bien et qui donne de bons Ft (si vous en avez besoin).
 
habituellement dans les processus BiCMOS, le processus a été hautement optimisé pour CMOS, et les a TRANS sont "ferraille" dispositifs. si vous avez npn & PNP latéral, c'est le cas. de toute façon, ces processus ont presque toujours une mise en page suggéré NPN, ce n'est pas comme bipolaire où vous pouvez dessiner les émetteurs n'importe quelle taille que vous voulez. aussi, dans BiCMOS, les bipolaires sont si grandes (par rapport à CMOS) qu'ils ne sont utilisés que pour des choses spéciales - paire d'entrées d'un ampli de basse offset, gap, capteur de température. ces applications utilisent toutes les années VA dans le "signal" région - 1 à 100uA, dont seule VA sont beaux à utiliser. bande interdite de cours utilise 1:8, etc en aucun cas je n'ai vu une VA de puissance dans un processus BiCMOS .. quel est votre demande? vous devriez considérer si un VA est l'appareil idéal pour vous si vous êtes en lui demandant d'effectuer de grands courants. il ya probablement un meilleur (petit) chemin en utilisant MOS.
 
Je vais me permettre de fortement en désaccord que le processus BiCMOS ont BJT Scrappy. Je travaille actuellement avec les BiCMOS SiGe 0.35u et ont à vous dire que nous avons à la fois verticale NPN et PNP avec environ 40GHz Ft pour le NPN. Aussi, nous utilisons BJT presque partout à égalité avec le CMOS. Plusieurs fois, ils se révéler très utile.
 
Je ne suis d'accord avec sutapanaki Actuellement je suis en utilisant SIGE 0,35 um. The Foundry fournit performances élevées NPN dont pi est jusqu'à 40GHz. Mais j'ai un problème maux de tête, pour un particulier NPN. Si je n'ai qu'un budget actuel d'environ 100uA pour chaque émetteur suiveur et une paire différentielle. Je choisirais un petit appareil et les préjugés qu'elle au plus haut pi Mais le problème se pose ici, le petit appareil a un décalage énorme et paramètre offset. Comment puis-je résoudre ce problème?
 
Je pense que u peut utiliser une taille typique de la foundry.just que Unitrode company.they utiliser même temps des deux bipolaires de construire un gap de deux transistors.
 
hehe - vous pouvez fortement en désaccord, si vous voulez. Rappelez-vous, je l'ai mentionné un processus contenant PNP latéral - c'est un signe certain que votre VA sont ferraille. PNP verticaux dire que le processus est au moins ciblées pour VA si elle n'est pas dérivé d'un procédé bipolaire, et évidemment, le point d'un processus de SiGe HBT est de faire de sorte j'espère vraiment qu'ils ont un trouble bipolaire bon! Personnellement, je pense qu'il ya trop de téléphones portables dans le monde déjà, donc je suppose que je ne pense même pas à vous les gars RF pauvre quand je pense BiCMOS, mais je vais le garder à l'esprit à l'avenir ..
 
Construction d'un PNP latéral n'est pas un sorcier, vous le savez. Même pure CMOS a eux. En fait, le processus BiCMOS-je utiliser a PNP latéral aussi, mais ce seul fait ne permet pas un procès Scrappy. Oh, et BTW, je ne suis pas un gars RF, mais toujours utiliser BiCMOS. RF n'est pas la seule chose qui peut en bénéficier.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top