Comment concevoir une différence de sens, d'amplifier la tension?

[pasher]

ce circuit est utilisé dans la RAM, assumer VDD = 1.8V, VTN = 0,58, VTP =- 0,6 V, BL & BLB sera precharged à 1,2 V, la sortie est Cload sur 50FF, et je veux l'amplifier pouvez finir le travail en 1ns.la queue de courant = 40uA Iss.comment régler le W / L pour tous les portes MOS?Je veux savoir la procédure de calcul.
Désolé, mais vous avez besoin de login pour afficher cette pièce jointe

 

[erikl]

pasher a écrit:

...
comment régler le W / L pour tous les portes MOS?
Je veux savoir la procédure de calcul.

 

[amriths04]

choisir le Groupe unifié de cet ampli, telles que la production
s'installe à 1nSec.Dans ce cas,
UGB = gmin / Cload. (environ).

Alors, choisissez, 1/ugb = 1nSec.
Vous pouvez atteindre le haut par la taille des transistors d'entrée de manière à ce
qu'ils ont suffisamment élevé gm d'y répondre.

Quand le calibre supérieur transistors, assurez-vous que,
a) La sortie DC PARTIALITE point est d'environ Vdd / 2.(Pour une meilleure production de swing).
b) Les deux F et L doit être aussi petit que possible, afin de ne pas ajouter d'autres charge capacitive à la sortie.
c) Choisir l'ensemble des W et L des transistors basés sur le gain que vous souhaitez.

De manière générale,
gardez L entrée de la paire minimum (par exemple, 180nm).

 

[sudheerkm]

pasher;
dans un design Ne rien fixer util et aunless itis fixé par le cahier des charges
utiliser un miroir de courant de la queue de Nias
ur slewrate décider de laisser l'actuel
ur gain L etc