Comment connaître le nombre de portes utilisées dans un design?

[pstar]

Salut à tous, je suis en utilisant Digilent Spartan-3 planche avec Xilinx Webpack 6.3i. Dans ma conception j'ai utilisé: comparateur 16x16 multiplicateur 32 bits comparateur moins 32 bits plus-32-bits comparateur égale-32-bits additionneur Depuis que j'ai juste utilisé ,=,+, et * dans mon Verilog je ne savoir quel type de conception Webpack utilisé pour chacune de ces opérations. J'ai besoin de savoir exactement combien de ET, OU, XOR, ... porte utilisée dans cette conception alors j'ai besoin de savoir combien de porte a utilisé pour chaque opération. Mais je ne pouvais pas finf ce nombre partout dans les rapports ou manuelle. Si vous les gars savent où je peux trouver ces nombre de portes, il sera une aide très utile. Ou si vous le saviez déjà la conception de chacun de ces (qui Webpack Xilinx utilisé) et le nombre de portes pour chacun d'eux pourrait vous s'il vous plaît poster ici. Tout lien vers refrence ou la bibliothèque PDF qui contient cette information peut aussi être très utile. Merci beaucoup. Prenez garde, Pouya

 

[echo47]

Equivalent comptent portes n'est généralement pas intéressant pour un FPGA. Avez-vous besoin de cette valeur pour un calcul de fiabilité militaire? L'utilitaire ngdbuild Xilinx sorties d'un résumé de design qui inclut le nombre total équivalent porte. Lorsque je construis un FPGA, j'utilise un makefile qui fonctionne xst, ngc2edif, ngdbuild, carte, pair, TRCE, et bitgen.

 

[pisoiu]

Jetez un œil dans le rapport de la carte (. MRP fichier) et rapport de synthèse (. Syr fichier). Là, vous trouverez ce que vous recherchez. / Pisoiu

 

[sp]

[Quote = pisoiu] Jetez un oeil dans le rapport de la carte (. MRP fichier) et rapport de synthèse (. Syr fichier). Là, vous trouverez ce que vous recherchez. / Pisoiu [/quote] Pourrais-je demander comment faire THT dans Altera Max-Plus II est-il posible .....? ... Fichier wad / s VHA tht d'info ... très intéressant ....