Comment considérer synchrone DCDC sortie du convertisseur Buck stade

C

chudong

Guest
Convertisseur abaisseur synchrone DCDC a haut rendement de puissance MOS côté et Low côté MOS de puissance.
Et comment envisager la mise en page pour le loquet et ESD?

 
Il suffit de respecter toutes les PDK de l'EDD et le "latch-up règles:s étendu / largeur d

(Éventuellement partielle) salicide de blocage

double ( p & n) de la Garde des anneaux pour chaque powerMOS

distances minimales
 

Welcome to EDABoard.com

Sponsor

Back
Top