comment définir et rédiger des codes source VHDL in Cadence RTL

[etgohome]

Salut,

J'ai une question, quelqu'un sait comment définir et rédiger des codes source VHDL
in Cadence RTL Compilier synthèse? Que je sache, si nous allons à RTL Compilier à faire
Synthèse, il semble appuyer Verilog HDL, mais je veux écrire en utilisant les codes Sorce
VHDL à synthétiser mes circuits, je ne sais pas comment faire it.Is en ont besoin pour définir
certaines commandes à soutenir la synthèse VHDL's? Thankyou!

 

[FVM]

Typiquement, vous entrez une *. vhd pour le compilateur de conception.

 

[etgohome]

Salut,

tu veux dire quand j'ai fini le code source VHDL, je dois taper un *. vhd pour sauver
, puis le logiciel support code VHDL pour faire la synthèse? ou j'ai besoin de taper
*. vhd à serch les fichiers VHDL dans Encounter RTL Compilier? À mon Encounter RTL
Compilier, il n'est pas n'importe quel fichier VHDL, Verilog il a seulement la source que vous code.Thank!

[/ b]Ajouté après 1 heures 19 minutes:Salut,

J'essaie de trouver des codes VHDL, puis mis dans ma Encounter RTL
Compilier à faire la synthèse, mais le terminal me montre des messages d'erreur,

RC: /> Réglage de l'attribut de la racine '/': 'lib_search_path' = / opt/cadence/local/osu_stdcells/lib/tsmc018/signalstorm
Libérer les bibliothèques dans la mémoire (osu018_stdcells.lib)

Réglage attribut de la racine '/': 'bibliothèque' = osu018_stdcells.lib
library ieee;
|
Erreur: erreur d'analyse.[VLOGPT-1] [_read_hdl]
: Dans le fichier 'alu_rtl.vhd' sur la ligne 2, colonne 7.
Échec de alu_rtl.vhd _read_hdlPourquoi ne pas la bibliothèque de support de l'IEEE de VHDL?
Souhaitez-vous s'il vous plaît dites-moi comment le résoudre? Thank you!