S
sj95
Guest
Chers tous: j'ai un problème pour simuler un simple fichier par HIPICE. Lorsque je clique sur le simuler, le résultat toujours me dire d'erreur ** ** Pendant Verilog-A dispositif de traitement: fichier de la LMC n'existe pas Pourquoi? quelle erreur est faite par moi? Pourriez-vous m'aider? Merci beaucoup une. Le fichier sp: * Titre:.. Simple Verilog-A Résistance HDL resistor.va message options = 1 1 0 X1 résistance r = 1 VS 1 0 1 DC VS 0 10 1 la fin du fichier VA:.. Résistance / / Simple ` comprennent la résistance "disciplines.vams" module (p, n); paramètre R = 1.0 à partir de (0: inf); électriques p, n; analogiques I (p, n)