comment donner entrée dans spartan3 puce FPGA (son urgence)

[Kalla Ravindra]

Salut,
J'ai fait une architecture, en huit que 19 bits en entrée et 15 bits en sortie est leur, et de l'architecture se déroulera pendant 16 cycles d'horloge, et au cours de chaque arête positive de l'horloge que j'ai à donner d'entrée 8 bits dans les 19 pin.this entrée progrme i simulée dans Verilog xilinx.now je veux le mettre en œuvre dans chip.so sparten s'il vous plaît me donner idée de comment implement.how à apporter leur contribution à sparten puce soit par maually ou en utilisant l'ordinateur.
donner votre suggetion Immidiatly.

 

[marguerite]

Salut,
il suffit de télécharger l'ISE de Xilinx Webpack libre.
Dans la documentation, vous trouverez une description détaillée comment synthétiser votre conception et de générer un flux de bits qui peuvent être téléchargées vers un FPGA.
Il est plus ou moins juste un emploi bouton poussoir au cas où votre conception est très simple.
Pour télécharger le haut débit, vous aurez besoin d'un câble qui vous devez vous connecter à votre PC et le périphérique spartiate.
Bien sûr, vous pouvez également programmer une PROM / flash à partir de laquelle le train de bits seront lus à partir du dispositif spartiate.
Encore une desription détaillée dans la documentation de l'ISE et dans les manuels des FPGA.

 

[omara007]

Essayez d'utiliser ChipScope ..