H
hoteagle
Guest
Je suis maintenant faire un SAR ADC design et la nécessité de faire la simulation de signaux mixtes sur mon dessin.
La partie numérique du circuit est descripted avec VerilogHDL au niveau RTL.Et puis je faire en tant que symbole et intégrés dans un cadre schemetic analogique.L'impulsion vers le numérique est descripted avec verilogHDL et l'impulsion à l'analogique est directement ajoutée à la schemetic.Et puis-je exécuter la simulation avec Cadence simulateur à signal mixte.Aucune erreur ou d'avertissement a indiqué, mais pas de forme d'onde de sortie.
Pourriez-vous
m'aider à donner une explication?
La partie numérique du circuit est descripted avec VerilogHDL au niveau RTL.Et puis je faire en tant que symbole et intégrés dans un cadre schemetic analogique.L'impulsion vers le numérique est descripted avec verilogHDL et l'impulsion à l'analogique est directement ajoutée à la schemetic.Et puis-je exécuter la simulation avec Cadence simulateur à signal mixte.Aucune erreur ou d'avertissement a indiqué, mais pas de forme d'onde de sortie.
Pourriez-vous
m'aider à donner une explication?