Comment faire l'optimisation pour le circuit?

T

triquent

Guest
J'utilise Silicon Ensemble pour faire Thep & R.J'ai fini le routage et fais le STA pour vérifier la fréquence d'horloge de fonctionnement du circuit.
Lorsque, dans les contraintes de fichiers, la période d'horloge est 6.71ns.Le rapport Path Timing a au total 147 violation de contrainte d'installation.Le chemin Slack des plages horaires de 6.79ns à 0.04ns.Je pense que le circuit ne fonctionne pas à la 6.71ns.J'ai donc essayé de l'optimiser.Quelle commande dois-je utiliser?Est-ce la vertu de "Place" du menu, puis «Place Optimisation"?J'ai essayé cette commande, mais quand je fais le rapport RC, il est dit filets a unconneted points et ne pouvait pas faire l'analyse de timing.Quelle est l'étape correcte de faire de l'optimisation et de vérifier les informations de synchronisation?

 

Welcome to EDABoard.com

Sponsor

Back
Top