Comment faire pour améliorer l'adéquation de l'amplificateur cascode replié

[chichi]

Je suis la conception d'un amplificateur cascode replié, avec un gain élevé et à faible courant nécessaire, quand je jamais je lance une simulation de Monte Carlo en cadence tout en décalage seulement est sélectionnée, le gain et le gain de DM CM varient beaucoup, des moyens non-concordance est vraiment mauvais, peut quelqu'un me dire comment améliorer l'inadéquation de l'ensemble du circuit??? merci

 

[mengcy]

L augmentation ou la superficie des paires de transistors d'entrée.

 

[snafflekid]

La partie miroir de courant comprend un montant non négligeable de gain ainsi. Intercuspidation des miroirs, des longueurs de canal plus.

 

[name_n16]

Je suis également face problème similaire. Mis-match est vissage mon gain en boucle ouverte. Pour i par exemple, s'est MC pour 30 itérations (suggéré par UMC MC datasheet) et mon gain en boucle ouverte qui a été conçu pour environ 7K tombe à quelques 1K. Seuls un ou deux itérations hits mon gain en boucle ouverte. Je vais très reconnaissants des suggestions sur ce problème. Merci Nandish

 

[DenisMark]

Bonjour chichi, Quelle configuration utilisez-vous pour la simulation gain DM et CM? Avez-vous mis les entrées de l'amplificateur avec deux sources de tension indépendantes que de nombreux débutants faire? Ou utilisé configuration tampon gain unité avec circuit correspondant pour sim AC? Dans le premier cas vous pouvez facilement obtenir la variation de gain DM et CM pour les simulations de décalage. Pendant ce temps, vous devez compter sur offset de juger de la bonne concordance. Dans le sens commun, vous pouvez améliorer l'adéquation en ayant les appareils de taille importante, l'efficacité transconductance élevée (Gm / Id) de la paire différentielle et dispositifs cascode, faible (Gm / Id) pour miroirs de courant. Normalement, seul le diff. paire et 2 miroirs impacts sur offset d'ampli cascode replié. J'ai personnellement jamais gain simulé DM lors de l'analyse décalage car il ne fait pas de sens. Si l'installation / circuit est correct sans grande variation de gain de DM est prévu en raison de décalage. Du gain de l'autre côté DM est normalement vérifié lors de la simulation PVT et il peut / doit varier beaucoup. Cordialement

 

[name_n16]

Salut Denis, j'ai fait le calcul de décalage de mon cascode replié OTA. Dans mon banc d'essai OTA est configuré comme un tampon de gain unité. Ensuite, en utilisant Wavescan je mesure la différence entre l'entrée et de sortie lors de la simulation Monte-Carlo avec Mis-Match et la variation du processus. Le fichier résultant est importé à MATLAB pour mesurer la 3-sigma offset. Pouvez-vous s'il vous plaît vérifier si cette approche est correcte? Ou suis-je manqué quelque chose? Regards Nandish

 

[DenisMark]

Bonjour Nandish, Oui, la compensation est une différence entre les entrées pour un gain unité de config (vous traitez avec un seul OTA terminé en ce qui concerne la réponse). La façon dont vous extraire des valeurs sigma dépend des outils dont vous disposez. En général, si vous avez suffisamment de ressources informatiques / capacité des outils '/ heure, vous pouvez estimer offset pour différentes températures, les tensions d'alimentation, sur les bords de l'entrée gamme CM (ICMR), etc Un autre point pourrait être une correspondance entre ICMR et la plage de sortie . Si les signaux sont entrées dans ICMR mais en dehors de la plage de sortie vous et vice versa ne seront pas souhaité amplification (énorme décalage). Vous pouvez faire configuration du niveau de sortie plus souples en ce qui concerne notamment si un petit circuit (2 et 1 vCVS VDC) en contre-réaction. Désolé, impossible de montrer comment. Si vous avez besoin, vous pouvez essayer de suivre à la description du texte: vCVS premier (InPos à la sortie de l'OTA, InNeg à vdc, OutPos au 2 vCVS, OutNeg à GND), définit vdc souhaité tension de sortie de l'OTA, 2ème vCVS (InPos à 1sr vCVS , InNeg à GND, OutPos à l'entrée négative de l'OTA, OutNeg à l'entrée positive de l'OTA), maintenant la boucle est fermée. Tous vcvs'es utilisation gain = 1, et vous avez également vdc entrée réglage du niveau de CM qui est connecté à l'entrée positive de l'OTA. Entre 2 vCVS vous pouvez inclure RC ou LC LPF circuit de simulations AC ou de la sonde pour l'analyse de la STAB. En série avec entrée négative, vous pouvez inclure la source AC pour les Sims AC. Cordialement

 

[name_n16]

Salut Dennis, Merci beaucoup! Cette information est très utile que vous avez partagé avec moi. Un grand merci pour cela. Suite à vos instructions, j'ai créé un schéma rapide de banc d'essai. Bien que pourrait être utile à d'autres gars communauté. Pouvez-vous s'il vous plaît croix vérifier si ses correct ou non. Aussi Dennis, que diriez-vous de polarisation de la paire d'entrées si le mode commun de sortie et le mode commun d'entrée sont différentes. Comment assurez-vous que lors de cette simulation, les paires d'entrées restent en saturation. Merci encore pour votre message informatif. Regards Nandish

 

[DenisMark]

Il semble que je ne l'ai pas écrire clairement «vous avez également vdc niveau CM réglage de l'entrée qui est connectée à l'entrée positive de l'OTA". Dans le circuit vous tirer vous devez ajouter la source VDC et le connecter à l'entrée positive de l'OTA. Cette VDC fixera niveau CM entrée. Une source de courant alternatif en série avec le VDC peut être utilisé pour sim CMRR (mais une seule source de courant alternatif doit être activé en même temps). Maintenant vous avez deux CDV, un pour CM d'entrée et un autre pour le niveau de sortie. "IPROBE insérer ici" Situation correspond au lieu où vous pouvez détruire les différents circuits pour la simulation AC ou STAB lorsque le circuit est équilibré à ce DC plan opérationnel. Pour l'analyse de Cadence STAB vous pouvez insérer VDC = 0V en série avec point de rupture (et rappelons-le dans la fenêtre de réglage de l'analyse), ou vous pouvez utiliser la technique classique de l'analyse AC avec LPF (RC ou LC) inséré. Ou jamais, vous pouvez utiliser "sp1tswitch", "sp2tswitch" des éléments de formulaire analogLib pour lequel vous pouvez définir la position en fonction de l'analyse que vous faites (boucle à verrouillage de DC et AC pause). Pour DC: OutPos de VCVS1 == InPos de VCVS2 Pour AC: OutPos de VCVS1 == flottante, InPos de VCVS2 == GND

 

[name_n16]

Salut Denis, Merci pour votre réponse. Il est très utile. Même avant que je puisse mesurer décalage de mon cascode replié OTA, je suis confronté à d'erreur tout en mesurant le gain en boucle ouverte de l'OTA. Je ne le suit dans mes simulations MC: 1) Fournir Vcm entrée à l'OTA et de laisser l'OTA dans la boucle ouverte. 2) Régler. Alternatif de 1Hz à 10GHz 3) Réglez le sigma à 3 4) Exécuter MC avec le processus et la disparité de 200 itérations. 5) le post-traitement de Matlab pour compter le nombre de fois OTA répondre à l'exigence de gain en boucle ouverte. Je veux un gain en boucle ouverte de 5000 et de 200 pistes peine itérations 5-10 rencontrer mes spec. Y at-il une technique en boucle fermée pour estimer le gain en boucle ouverte? Sinon, pouvez-vous s'il vous plaît point ce que je fais de mal dans la configuration actuelle de simulation? S'il vous plaît veuillez garder avec moi comme je suis nouveau à la conception de circuits analogiques. Merci beaucoup pour vos deux âgés de poste. S'il vous plaît suggérer quelque chose sur le problème ci-dessus mentionnés. Regards Nandish

 

[DenisMark]

Vous devez savoir que commence l'analyse du calcul AC DC point de fonctionnement (ou tout simplement de l'analyse DC). Après que le circuit est linéarisé autour du point de fonctionnement et de l'analyse AC est effectuée. Si votre OTA est déséquilibré par une certaine compensation (par exemple en raison de Sims MC), il aura une incidence sur le gain. Imaginez ce que devrait être mis sur la sortie si attendue multiplier compensée par le gain escompté? Donc, vous devez équilibrer OTA pour le calcul d'un gain réel. Cela signifie que pour l'analyse de votre DC OTA devrait avoir la stabilisation par feedback négatif autour, ou en boucle fermée, par exemple, ou d'être en configuration de gain unité aussi souvent utilisé. Pour l'analyse AC (après DC) boucle doit être ouverte (aka cassé), sinon gain sera déterminé par une évaluation négative. Pour briser la boucle pour l'analyse AC (pas pour DC) RC / LC FCR sont utilisées ainsi que d'autres composants que j'ai décrit précédemment. Essayez de démarrer avec la simulation MC offset (DC classique) que si vous réussissez, vous pouvez procéder à la simulation de gain (DC + AC). Personnellement, je utiliser MC pour la prédiction compensée, et je n'utilise jamais sim MC pour le gain, je utiliser au lieu PVT. C'est parce que inadéquation MC a un impact négligeable sur le gain de tout processus de MC sous-estime que l'impact du processus sur le gain.

 

[ic98]

vous devez concevoir votre circuit circuit de polarisation est intelligent, si une valeur est modifiée sur le circuit principal, le circuit de polarisation doit le suit. bien sûr, des problèmes de décalage ne peut être fixé.