Comment faire pour co-simuler VHDL / Verilog avec circuit à transistors?

[willyboy19]

Si
j'ai IC5.0 et LDV5.1 installé sous Linux, comment puis-je simuler un signal mixte qui comprend la conception de transistors et de circuits numériques au niveau des blocs décrits dans Verilog / VHDL?Peut-on le faire dans Analog Design Environment?Existe-t-il un bon tutoriel à ce sujet?S'il vous plaît, aidez!

Willy

 

[Khorram]

Comme vous le savez, au niveau transistor modules sont disponibles dans la langue Verilog.Vous pouvez faire cela dans une conception hiérarchique.Cela signifie que vous devez écrire des modules ou des procédés pour décrire votre RT niveau sous-section et vous devez écrire des modules (toujours des blocs), qui comprennent des descriptions transistor.Si vous
n'avez pas besoin de transistors exacts moment, vous pouvez le faire en VHDL / Verilog simulateur analogique sans partie.Sinon, vous devez utiliser la partie analogique et je pense que vous avez beaucoup de problèmes.

Observe,
KH

 

[willyboy19]

KH, dans quelques-uns des circuits à signal mixte, je peux concevoir les circuits analogiques à niveau et l'utilisation de transistors analogiques pour simuler les artistes.Pour certains des circuits numériques de ces dessins, Verilog-A semble fonctionner correctement.

Mais mon problème provient bien lorsque vous avez un système numérique aussi complexe, où la description Verilog-A / modèle
n'est pas suffisante (il
s'agit d'un sous-ensemble de Verilog, de toute façon).Dans ces conditions, comment voulez-vous co-simuler les circuits analogiques avec Verilog / VHDL décrit blocs numériques pour vérifier pleinement les performances du système et la fonction Cadence?Je sais que Mentor Graphics fournit Eldo ADMS qui combine la capacité de simulation et de HDL.

Je suis sûr que Cadence peuvent faire de même.S'il vous plaît
quelqu'un peut-il aider?