Comment faire pour déboguer VHDL?

[Max]

็ j'ai jamais utiliser c c / avant de commencer à apprendre VHDL.
Si j'ai le problème sur la valeur erronée dans le programme.
Je vais utiliser le mode de débogage pour exécuter l'étape par étape et voir la valeur, c'est juste ou non.

Puis-je faire comme ça en VHDL?
S'il ne peut pas, à voir la valeur de la variable dans le processus? (I qu utilisation (at) rtus II)

 

[yasser_shoukry]

Vous pouvez faire le même travail avec le simulateur, il suffit de procéder étape par étape, regarder les valeurs de signal.Si vous utilisez ModelSim, vous pouvez double-cliquer sur n'importe quel signal cela vous montrera les lecteurs de ce signal, vous pouvez extraire ce point de vue d'avant en arrière pour voir d'autres signaux et ses pilotes.

 

[Salma Ali Bakr]

Vous pouvez aussi faire des points d'arrêt dans le code ur, en cliquant dans la marge dans la fenêtre qui apparaît après le code de simulation, et de regarder comment le changement des signaux jusqu'à la réalisation de ces points
essayer de faire ur signaux de couleur pour les rendre claires si elles sont beaucoup
et différents radix utiliser pour eux, pour le rendre plus faciles à distinguer leurs valeurs, au lieu de simplement avoir zéros et des uns