Comment faire pour effacer la configuration et les violations tenir?

L

ls000rhb

Guest
Comment faire pour effacer la configuration et les violations tenir?
il n'existe aucune méthode simple et efficace?

 
ls000rhb a écrit:

Comment faire pour effacer la configuration et les violations tenir?

il n'existe aucune méthode simple et efficace?
 
Si vous avez un budget à fréquence fixe, la première option est habituellement de repartitionner votre design, ou d'augmenter l'effort de compilation.Pour en revenir au code, ou même de changer pour une meilleure bibliothèque sont après-mesures.

 
Pour la fixation des violations de configuration, vous devez réduire la fréquence de l'el de conception; SE resynthèse de la conception avec des contraintes de nouveau modifié.Pour les violations de correctifs tenir comment toujours, les tampons, le placement peut vous aider.

 
pls dans le pré-mise en page fixe le temps de configuration dans SYNTHESE.HOLD horaires sont fixés par back-end lors de la phase post-layout.de fixer le temps de réglage, utilisez la compilation incrémentale en continu et de budgétisation emploi du temps et bottom-up compuilation à haute compiler effort.Cela donne la fréquence maximale possible.Si votre dessin ne respecte pas les timings, mai vous devez re-llok dans votre RTL et u peut faire un peu de niveau d'optimisation du code pour avoir un calendrier mieux.u contraire doivent travailler à la fréquence réduite

 
merci beaucoup à everyoue qui m'a donné de bonnes suggestions!

 
Vous pouvez définir la fréquence plus basse pour effacer les violations de configuration.

Dans le P & R, vous insérez CTS pour effacer les violations attente.

 
beckchm a écrit:

Vous pouvez définir la fréquence plus basse pour effacer les violations de configuration.Dans le P & R, vous insérez CTS pour effacer les violations attente.
 
silencer3 a écrit:

pls dans le pré-mise en page fixe le temps de configuration dans SYNTHESE.
HOLD horaires sont fixés par back-end lors de la phase post-layout.
 
l'installation doit être vérifié et réparé pendant floorplanning, placement, CTS en modifiant le temps de latence d'horloge et la cale est considéré au cours de la CTS en insérant les tampons dans le chemin de données.

 
D'abord vous devez définir votre structure de l'arbre d'horloge (retard racine d'horloge, inclinaison horloge), puis à la cellule utilisée pour fixer la conduite haute violation de configuration du temps et de cellules de retarder la consommation de fixer tenir violation d'heure.

 

Welcome to EDABoard.com

Sponsor

Back
Top