Comment faire pour filtrer le bruit dont la largeur est inférieure à un CLK?

[paquet]

Un signal d'entrée dont la largeur peut-être moins d'un CLK,
Si cela arrive, le circuit devrait traiter en tant que signal Invaild, je pense que la synchronisation.utilisation posedge signal d'entrée et CLK negedge sera bonne idée?
Comment mettre en œuvre l'approche?Aussi, si je tiens le bruit filtre dont la largeur est inférieure à 2 CLK?

 

[ls000rhb]

vous pouvez ajouter DFF entre le signal d'entrée et port d'entrée! Le DFF peut «filtrer» le signal d'entrée dont la largeur peut-être moins de facto de CLK une

 

[funster]

toujours @ (posedge CLK ou negedge rst_n) commencent
if (rst_n ~) commencent
signal_d1 <= # 1 1'b0;
signal_d2 <= # 1 1'b0;
END ELSE BEGIN
signal_d1 <= # 1 signal_in;
signal_d2 <= # 1 signal_d1;
fin
fin

toujours @ (posedge CLK ou negedge rst_n) commencent
if (rst_n ~)
<Filtered_signal = # 1 1'b0
else if (signal_d1 == signal_d2)
<Filtered_signal = # 1 signal_d2;
fin

code ci-dessus peut éliminer le bruit avec la largeur d'un cycle d'horloge inférieure.
paquet a écrit:

Un signal d'entrée dont la largeur peut-être moins d'un CLK,

Si cela arrive, le circuit devrait traiter en tant que signal Invaild, je pense que la synchronisation.
posedge l'utilisation d'intrants et de signal CLK negedge sera bonne idée?

Comment mettre en œuvre l'approche?
Aussi, si je tiens le bruit filtre dont la largeur est inférieure à 2 CLK?