Comment faire pour modéliser un paramètre h, y compris en utilisant op verilog_A

S

stormeyes

Guest
Est-partout un niveau un ou Qui peut m'aider?Je ne peux construire un modèle avec un paramètre op gagner!
Merci beaucoup!

 
Qu'entendez-vous par "op"?Si vous voulez dire Ampli-op, alors je voulais vous demander, sont u-vous que vous voulez le modèle Verilog-A Verilog pas?

Vérifier et revenir à moi,
Cordialement,
Ahmad,

 
"OP" signifie Ampli-op, et je veux le modèle en Verilog-A.Peut-être lettle "A cann't affichage" dans le titre de votre post est parce qu'il ya beaucoup trop de mots.

Cordialement

 

Welcome to EDABoard.com

Sponsor

Back
Top