Comment faire pour résoudre cet avertissement?

W

Wonka

Guest
Salut,

J'utilise CPLD horloge mondial de l'horloge interne chemins diviser pour travailler module, mais il ya d'avertissement du compilateur:

Avertissement: trouvé 1 noeud (s) dans les chemins d'horloge qui peut agir comme entraînement et / ou horloges gated - noeud (s) ont analysé le rôle de tampon (s) résultant de biais d'horloge

alors, comment je peux éviter cet avertissement?en espérant pour vous aider!

 
Essayez d'enregistrer vos coordonnées entrée d'horloge dans l'outil de synthèse (QU (at) RTU-II).
Fournir les détails de votre horloge avec un maximum de fréquence et tolarable minimum et acceptable biais d'horloge dans l'outil de synthèse.

 
Oui, après le registre des chemins détail horloge outil de synthèse, l'avertissement ne s'affiche plus, je vous remercie pour votre réponse!

 

Welcome to EDABoard.com

Sponsor

Back
Top