Comment instancier netlist Verilog SystemVerilog l'intérieur-2001

[jwdonal]

J'ai besoin de faire la ligne de sujet un peu plus précis:

"Comment instancier une netlist SystemVerilog (avec une interface à haut niveau) à l'intérieur d'un module Verilog-2001".

J'ai un dessin ou modèle SV qui a une interface à haut-niveau comme suit:

Code:my_design_top module (/ / Ports plus ...

vid_out_if Videutput_If.mp_drvr,

/ / Ports plus ...);/ / Code iciendmodule