A
angjohn
Guest
J'avais écrit le code suivant pour LPM_RAM_DQ (type de mémoire RAM dans Altera MAXPLUSII) en Verilog:/ / LPM_RAM_DQ
module LPM_RAM_DQ (DATA, adresse, nous, INCLOCK, OUTCLOCK, Q);
/ / Note du paramètre = "RAM avec entrée séparée et de sortie des ports";
paramètre LPM_WIDTH = 8;
/ / LPM_TYPE paramètre = "LPM_RAM_DQ";
paramètre LPM_WIDTHAD = 8;
LPM_NUMWORDS paramètre = "NON";
paramètre LPM_FILE = "NON";
paramètre LPM_INDATA = «non inscrits»;
paramètre LPM_ADDRESS_CONTROL = enregistré »;
paramètre LPM_OUTDATA = «non inscrits»;
/ / LPM_HINT paramètre = "NON";
input [7:0] data;
input [7:0] Adresse;
commentaires que nous avons;
INCLOCK d'entrée;
OUTCLOCK d'entrée;
sortie [7:0] Q;
/ / reg [LPM_WIDTH - 4'd1: 0] Q;
paramètre inscrits = 1'b0;
paramètre UNREGISTERED = 1'b1;
paramètre REGISTERED_ENUM_LPM_ADDRESS_CONTROL = 1'b0;
paramètre UNREGISTERED_ENUM_LPM_ADDRESS_CONTROL = 1'b1;
paramètre REGISTERED_ENUM_LPM_OUTDATA = 1'b0;
paramètre UNREGISTERED_ENUM_LPM_OUTDATA = 1'b1;
endmodule
/ / RAM
module de RAM (
adresse,
nous,
inclock,
outclock,
données,
q);
input [7:0] adresse;
commentaires que nous avons;
inclock d'entrée;
outclock d'entrée;
input [7:0] data;
sortie [7:0] q;
fil [7:0] sub_wire0;
fil [7:0] q = sub_wire0 [7:0];
lpm_ram_dq lpm_ram_dq_component (
. outclock (outclock),
. (adresse),
. inclock (inclock),
. data (données),
. nous (nous),
. Q (sub_wire0));
defparam
lpm_ram_dq_component.intended_device_family = "FLEX10K",
lpm_ram_dq_component.lpm_width = 8,
lpm_ram_dq_component.lpm_widthad = 8,
lpm_ram_dq_component.lpm_indata = "enregistré",
lpm_ram_dq_component.lpm_address_control = "enregistré",
lpm_ram_dq_component.lpm_outdata = "enregistré",
lpm_ram_dq_component.use_eab = "ON",
lpm_ram_dq_component.lpm_hint = "MAXIMUM_DEPTH = 256",
lpm_ram_dq_component.lpm_type = "LPM_RAM_DQ";endmoduleaprès je écrire le code, je l'utilise syhthesis Synopsys FPGA Express.mais l'erreur suivante se produit:
Erreur: erreur de syntaxe dans ou près de token '.(Dossier: E: / Test pour CPU Nabil / 3 try / NabilCPU.v Line: 237) (VE-0)Can anyone help me out!merci!
module LPM_RAM_DQ (DATA, adresse, nous, INCLOCK, OUTCLOCK, Q);
/ / Note du paramètre = "RAM avec entrée séparée et de sortie des ports";
paramètre LPM_WIDTH = 8;
/ / LPM_TYPE paramètre = "LPM_RAM_DQ";
paramètre LPM_WIDTHAD = 8;
LPM_NUMWORDS paramètre = "NON";
paramètre LPM_FILE = "NON";
paramètre LPM_INDATA = «non inscrits»;
paramètre LPM_ADDRESS_CONTROL = enregistré »;
paramètre LPM_OUTDATA = «non inscrits»;
/ / LPM_HINT paramètre = "NON";
input [7:0] data;
input [7:0] Adresse;
commentaires que nous avons;
INCLOCK d'entrée;
OUTCLOCK d'entrée;
sortie [7:0] Q;
/ / reg [LPM_WIDTH - 4'd1: 0] Q;
paramètre inscrits = 1'b0;
paramètre UNREGISTERED = 1'b1;
paramètre REGISTERED_ENUM_LPM_ADDRESS_CONTROL = 1'b0;
paramètre UNREGISTERED_ENUM_LPM_ADDRESS_CONTROL = 1'b1;
paramètre REGISTERED_ENUM_LPM_OUTDATA = 1'b0;
paramètre UNREGISTERED_ENUM_LPM_OUTDATA = 1'b1;
endmodule
/ / RAM
module de RAM (
adresse,
nous,
inclock,
outclock,
données,
q);
input [7:0] adresse;
commentaires que nous avons;
inclock d'entrée;
outclock d'entrée;
input [7:0] data;
sortie [7:0] q;
fil [7:0] sub_wire0;
fil [7:0] q = sub_wire0 [7:0];
lpm_ram_dq lpm_ram_dq_component (
. outclock (outclock),
. (adresse),
. inclock (inclock),
. data (données),
. nous (nous),
. Q (sub_wire0));
defparam
lpm_ram_dq_component.intended_device_family = "FLEX10K",
lpm_ram_dq_component.lpm_width = 8,
lpm_ram_dq_component.lpm_widthad = 8,
lpm_ram_dq_component.lpm_indata = "enregistré",
lpm_ram_dq_component.lpm_address_control = "enregistré",
lpm_ram_dq_component.lpm_outdata = "enregistré",
lpm_ram_dq_component.use_eab = "ON",
lpm_ram_dq_component.lpm_hint = "MAXIMUM_DEPTH = 256",
lpm_ram_dq_component.lpm_type = "LPM_RAM_DQ";endmoduleaprès je écrire le code, je l'utilise syhthesis Synopsys FPGA Express.mais l'erreur suivante se produit:
Erreur: erreur de syntaxe dans ou près de token '.(Dossier: E: / Test pour CPU Nabil / 3 try / NabilCPU.v Line: 237) (VE-0)Can anyone help me out!merci!