Comment mettre en œuvre une valeur absolue en VHDL

[skycanny]

Salut, tous les mecs:
Dans mon projet, je dois mettre en œuvre une valeur absolue.J'utilise "abs" de VHDL dans mon projet comme «un <= abs (b);", où a et b ont le même type, mais il dose fonctionne pas et le suivant est l'indicateur d'erreur:
ABS ne peut pas avoir ces opérandes dans ce contexte.
Pourriez-vous me donner un peu d'aide?
Toute aide serait apprécier!

 

[vitus1974]

le forfait que vous utilisez?et quel type ont argument et valeur de retour

 

[Sparc]

Le b opérande doit être signé ou std_logic_vector, si ur l'utilisation de bibliothèques IEEE.La fonction ABS est défini dans numeric_std, std_logic_arith et forfaits std_logic_signed.

 

[Jackwang]

Si vos données (X) est une des données symboliques, vous pouvez le faire.
si X'high est «1», alors X'high = 0;
si X'high est '0 ', pas de changement.