Comment mettre en œuvre Divider en FPGA Xilinx (Clock Divider PAS)

[ukyo]

Merci d'avance! J'ai besoin de diviseur pour mon travail de thèse! Détails est point fixe, de dividendes = 32 bits = diviseur quotient 16 bits

 

[brmadhukar]

Salut il ya de nombreuses méthodes pour ce faire. Vous pouvez soumettre une Cody et livres Waites pour cela. Il existe de nombreux documents IEEE à ce sujet. recherche Google pour "algorithmes de division en virgule fixe" de GRE

 

[vomit]

[/color] [size = 6] [/size] [/img]

Départ de base Xilinx * Générateur * CORDIC algorithmes sur Google par exemple http://www.convict.lu/Jeunes/Math/Fast_operations2.htm