comment mettre en œuvre le retard

[shiningblue]

Salut, j'ai une question à propos de la mise en œuvre retard dans la conception de puces. Il est facile à mettre en œuvre pour la simulation Verilog, mais comment peut-il être mis en œuvre en argent réel? utilisant flip-flop? que diriez-vous du «retard 0"?

 

[ahmad_abdulghany]

Le retard peut être faite simplement par D-FF, mais qu'entendez-vous par un retard 0?

 

[kr_vinayak]

Si vous voulez mettre en œuvre une valeur particulière de retard, vous pouvez alors utiliser la chaîne d'inverseurs. Vous pouvez dimensionner correctement les pour obtenir une valeur désirée de retard. La notion de retard 0 (délai appelé delta) dans Verilog est juste dans le but de la simulation. Dans le monde réel, vous ne pouvez pas atteindre 0 retard.

 

[tarkyss]

à la bibliothèque de cellules std, il ya des cellules de retard

 

[AlexWan]

Maintenant fil est également retarder.

 

[koppolu1981]

Je pense qu'il y aura des macros disponibles en fonction de l'outil de synthèse qui se traduirait par des unités harware comme tampons / onduleurs avec quelques retards spécifiques. Nous pouvons nous servir d'eux .. Quelqu'un me corrigera si je me trompe ... Aussi, si quelqu'un a pls consruct telle qu'elle post