D
DZC
Guest
Salut, je veux mettre en place un circuit pour réaliser l'horloge de la puce sur la puce.
Les spécifications de gigue est inférieure à 1PS et la fréquence d'horloge est de 20 M ~ 500MHz.
J'envisage d'utiliser le mode actuel logique et l'interface LVDS.
Ma question est la suivante: l'interface LVDS capable d'assurer cette faible instabilité??
Ou avez-vous des suggeations mieux?
Merci beaucoup d'avance!
Dernière édition par DZC le 17 oct. 2007 9:38, édité 2 fois au total
Les spécifications de gigue est inférieure à 1PS et la fréquence d'horloge est de 20 M ~ 500MHz.
J'envisage d'utiliser le mode actuel logique et l'interface LVDS.
Ma question est la suivante: l'interface LVDS capable d'assurer cette faible instabilité??
Ou avez-vous des suggeations mieux?
Merci beaucoup d'avance!
Dernière édition par DZC le 17 oct. 2007 9:38, édité 2 fois au total