comment obtenir des signaux en haute hiérarchie mixtes HDL dans Modelsi

[roger]

si l'utilisation verilog, nous avons
top.module1.module2.signal
mais si vous utilisez mixte HDL
la façon d'extraire des signaux de l'intérieur

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pleurer ou très triste" border="0" />

 

[roger]

utiliser ModelSim utilité

$ init_signal_spy ("??/??/ signal "," signal ", 1);