Comment obtenir la fréquence d'horloge réglable avec faible gigue?

[agump]

Mon besoin de projet de fournir une fréquence d'horloge réglable pour un CAN, et nécessitent une gigue de l'horloge inférieure 10ps.At le même temps, nous avons besoin de placer une copie de l'horloge sur un FPGA qui reçoit les caractéristiques de l'ADC.Maintenant, je sais que je peux utiliser VCO contrôlé par PLL pour obtenir d'horloge à faible gigue, et je peux utiliser une multi-tampon de sortie à faible gigue de l'horloge pour obtenir toutes les horloges dont j'avais besoin.Puis-je obtenir de l'horloge désirée avec une gigue d'horloge élevées que l'apport de la technologie multi-tampon de sortie faible gigue de l'horloge? S'il vous plaît donner votre comments.Thanks beaucoup.
Best rgds

 

[vaibhav.k]

u peux aller boire cypress.com.They synthétiseur de fréquence en fonction générateur d'horloge.