comment placer annulation résistance en deux étapes ampli op?

J

jordan76

Guest
Salut à tous,

Du papier / texte, il nécessite généralement un plafond d'indemnisation et d'une annulation résistance (normalement réalisé par transistor biaisé en linéaire), en deux étapes op amp.Le placement est d'habitude comme suit:
sortie de la première phase de plafonnement --- --- --- résistance de sortie de la deuxième étape

pourrions-nous passer le cap et la résistance comme la-bas?
sortie de la première phase de résistance --- --- --- cap de sortie de la deuxième étape

Si non,
s'il vous plaît me donner vos raisons.Merci beaucoup.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />observe,
jordan76

 
J'ai conçu un Opamp avec le deuxième moyen, le résultat de simulaton est bonne,

 
Salut dwang_w,

Merci de votre prompte réponse!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Qu'en est-il des tests de silicium résultat?
Est-ce que ça correspond à votre simulation résultat bien?
Et est-ce
qu'il ya une différence entre ces deux méthodes?

observe,
jordan76

 
Si vous utilisez un véritable résistance (PAS un MOS), je pense que les résultats devraient être exactement les mêmes.

Lorsque vous utilisez un transistor MOS à la triode Rds dépend de la pondération des conditions -> le mettre sur la 1ère étape le côté ou dans la deuxième phase côté mai à différents Rds.Mais tant que vous accordez à la MOS dimensions Rds ont le droit de la valeur, il devrait être indifférent.

Observe

 
Je pense 2e solution est mieux
Parce que les résistances sont plus sensibles que la tension au noeud Cap, de swing et de la tension à la sortie de la 1ère étape de noeud est plus petit que celui de la 2ème étape.En outre,
de nombreux dessins place la résistance à la sortie de la 1ère étape de noeud

 
Vous avez
raison ablue, qui est une bonne raison de mettre la MOS agissant comme une résistance reliée à la première étape.

 
Merci les gars!

Je pense aussi que la deuxième voie est MOS pour une meilleure résistance

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Mais si je l'utilise véritable résistance, les deux approches devraient obtenir les mêmes résultats?

observe,
jordan76

 
Je pense que ablue a dit est très correcte, car ajouter la résistance est nulle pour déplacer le RHZ à de très gros point ou RLZ, qui font de l'augmentation de PM.Ce principe est de faire le zéro de Gm / cc à 1 / ((Rz-1/Gm) Cc), afin de sélectionner Rz le plus grand ou égal à accroître la 1/Gm PM.Si l'utilisation de MOS résistance, il faut guarntee la MOS risistor de plus de 1/Gm.de sorte que le 2ème mois est plus stable pour obtenir une résistance stable.
ablue a écrit:

Je pense 2e solution est mieux

Parce que les résistances sont plus sensibles que la tension au noeud Cap, de swing et de la tension à la sortie de la 1ère étape de noeud est plus petit que celui de la 2ème étape.
En outre, de nombreux dessins place la résistance à la sortie de la 1ère étape de noeud
 
rambus_ddr,

Merci pour votre analyse!

Mon autre question:
Si
j'utilise véritable lieu de résistance MOS résistance, les deux approches sont exactement identiques?
Je suppose que
c'est peut-être mieux d'utiliser la première approche dans ce cas.

S'il vous plaît me corriger si je me trompe.Merci!

observe,
jordan76

 
Si vous souhaitez déplacer le zéro pour un grand, alors besoin de faire de la résistance égale à 1/Gm, mais depuis le affectés par des processus de résistance,
de tension et de température, de manière à ne pas garantir l'égalité, et d'utiliser le mois de mai de résistance de la même garantie variable avec le deuxième Gm, si possible, je pense que le mois est meilleur.
jordan76 a écrit:

rambus_ddr,Merci pour votre analyse!Mon autre question:

Si j'utilise véritable lieu de résistance MOS résistance, les deux approches sont exactement identiques?

Je suppose que c'est peut-être mieux d'utiliser la première approche dans ce cas.S'il vous plaît me corriger si je me trompe.
Merci!observe,

jordan76
 
Il ya aussi un autre point de vue à la question où mettre les MOS résistance.Le zéro de compensation de résistance devrait être égal à 1/Gm si nous voulons passer de zéro à l'infini est supérieur ou 1/Gm si nous avons besoin de déplacer le zéro dans la LHP et faire un bon nul.Ici est la transconductance Gm de la deuxième étape.Toutefois, le processus,
la température et des conditions météorologiques de la valeur de la résistance MOS se déplacer ou se déplace 1/Gm mai et il arrive que nous ne compensent pas comme nous avions l'intention.Parce que la Rz devrait être avec un certain rapport à 1/Gm et aussi parce que d'abord l'ordre de Ron MOS (transistor
lorsqu'il est en triode) est égal à 1/Gm (même si ce transistor est en saturation), nous avons besoin de faire de la taille transistor de la conduite de la deuxième étape liée à la taille du transistor MOS à jouer le rôle de Rz.Cela signifie également nous avons besoin de fournir le même VGS-VT pour les deux.À son tour, cela signifie que si nous fournissons un penchant pour la porte du transistor MOS-Rz égal à 2Vgs de la conduite et de connecter le transistor Rz MOST à la sortie de la première étape (qui est la porte de la conduite de la deuxième transistor phase), ce qui garantit que les deux transistors de travailler avec le même VGS et aussi suivre les uns les autres.

 
Vous pouvez lire le livre
de allen: la conception de circuits analogiques CMOS.
Il ya un chap.pour parler de ce sujet

 
Je pense que si vous utilisez une résistance que d'autres MOS, la deuxième meilleure approche car de nombreuses résistances de pondération dépend de conditions (par exemple la diffusion de résistance, et même a certains poly résistance très faible dépendance).Connecter la résistance à la sortie des produits non-linéarité, si elles sont fonction de la pondération de l'état.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top