comment produire du code VHDL en utilisant Simulink?

[Tom2]

Quelqu'un qui ont des informations sur la production du code VHDL en utilisant Simulink ?????

 

[snowfall]

La source VHDL généré à partir de Simulink est seulement dans le format structurel, c'est à dire, ce n'est pas dans le behaviral qui permet une lecture facile. Avant que vous pouvez même le faire, vous devez convertir votre dessin à un ensemble de disposition fixe / variable des fonctions de bibliothèque points puis re-simuler votre conception pour s'assurer qu'il répond toujours à l'exigence globale. Après que vous pouvez convertir le design soit VHDL / Verilog. Cheers,-s

 

[Tom2]

Pouvez-vous être plus précis comment puis-je faire this.If vous avez des tutoriel ou un exemple sera très utile.

 

[snowfall]

U devrait Commander la dernière version de Matlab qui comprend les Simulink HDL Coder qui a des exemples / matériel didactique. Selon ce que vous avez ou si u démarrer un nouveau projet et ainsi de suite. Si vous commencez un nouveau, vous pouvez regarder à travers la bibliothèque disponibles ensemble de fonctions et de travailler à partir de là. -S

 

[haneet]

guyz il peut être utilisé, mais je me sens le code généré n'est pas synthétisable .. S'il vous plaît corrigez-moi si je me trompe ..

 

[umar_alzoubi]

essayez le lien suivant: www.mathworks.com de recherche pour le sujet vous beaucoup d'informations

 

[jacocobi]

Ahh ... Ach so!