Comment puis-je désactiver une largeur d'horloge vérifier module lors Annot SDF

[zhongminchen]

parce que certains d'horloge IP largeur valeur de vérification de SDF qui ne va pas, de sorte que je peux désactiver ces vérifier la largeur de propriété intellectuelle lorsque l'annotation SDF?nous ne pouvons pas h (at) ck la bibliothèque Verilog IP maintenant ...
et nous sommes en cours d'exécution avec NCsim.
Merci