K
khsung
Guest
Je suis la conception d'un VCO en utilisant le convertisseur de tension-courant comme le montre la Fig.13 de "un générateur d'horloge PLL avec 5 à 110MHz de la gamme de verrouillage pour les microprocesseurs" JSSC. Des résultats de simulation novembre 1992 de bruit de phase (PSS, Pnoise) montre la source principale de bruit est le NMOS convertisseur tension-courant et PMOS (bruit résistance drain-source thermique). comment puis-je réduire le bruit de phase? Je vous remercie.