Comment retarder l'entrée par deux cycles d'horloge?

M

manasiw2

Guest
Salut. J'ai besoin de faire ce qui suit, la production devrait follw d'entrée après deux cycles d'horloge du système. S'il vous plaît suggérer comment le faire en VHDL. merci à l'avance.
 
La solution de facilité est suffit d'ajouter 2 registre en série et échantillonner la sortie du dernier registre.
 
Il suffit d'utiliser deux salut rien flop mais deux bascules en série, la sortie sera deux cycles d'horloge retardé par rapport à l'entrée.
 

Welcome to EDABoard.com

Sponsor

Back
Top