comment trouver coincé-à blâmer pour flops

[jaydip]

Bonjour, ATPG peut trouver coincés au-fautes de logique combinatoire de la conception. Mais, comment trouver des défauts dans un flop??? comment pouvons-nous trouver coincés au-défauts, si a eu lieu, pour les flops. parce que tandis que les modèles ATPG génère elle prend flops comme accordée (moyens, il suppose que flop ne pas avoir bloqué toute faute-au).

 

[FvM]

Pouvez-vous donner un exemple simple de ce que vous considérez comme «faute dans un flop»?

 

[jaydip]

flop est rien mais une collection de portes ou de dire des transistors, non? Donc, maintenant la voie à des défauts collés 0 / 1 se produire pour la logique combinatoire, il peut arriver pour flops ainsi, non? et c'est ce qui im référence à une «faute dans un flop" .. J'espère que c'est compréhensible ...

 

[RBB]

Habituellement ATPG suppose que des défauts au niveau des broches de cellules. Voulez-vous lancer votre couverture de fautes avec des nœuds défauts internes au sein du flop? Pourquoi voudriez-vous faire cela? Je devine que vous auriez besoin de modéliser les flops comme il est structually construite (c'est à dire ne pas utiliser UDPS), puis ajouter les défauts internes échec.

 

[owen_li]

Salut. En fait, lorsque nous appliquons les modèles de test, nous avons généralement modifier les habitudes de vérifier si les flops sont bien. Dans cette action, il n'y aura pas d'étape de capture, et juste le changement de déplacement et pour tester la flops. J'espère que cela pourra vous aider!