comment utiliser le fichier sdf en NC-Verilog?

[Vinodkumar]

salut
u essayer avec ça.

dans le premier bloc de ce banc de test d'écriture

initiale
commencer
$ sdf_annotate ( "/ chemin du fichier à sdf.x", U0);

 

[Shurik]

SDF attaché au banc d'essai

initiale $ sdf_annotate ( "Test.sdf", <instance d'un module>);

 

[peen1]

J'ai ces fichiers followng

Test.sdf
AV,
testbench.v

Le fichier testbench.v instancie un et tester.Tout compiler dans Nc-launch/verilog et je reçois aussi test.sdf.X dossier, mais au cours de ncelab il est dit ne peut pas trouver de test de conception.Egalement, il ne produit pas un instantané pour la simulation.

J'ai sauvé test.v dans un endroit distinct et ne compilent pas.

Est-ce que quelqu'un sait comment utiliser les fichiers SDF en nc-Verilog simulation?

Merci