C
corgan
Guest
Je dessine un filtre de décimation (en Verilog) pour un 1-bit Sigma-Delta-échantillonnée ADC.
Mais je n'ai aucune idée pour le vérifier.
Quelqu'un pourrait-il me donner un coup de main?
Merci beaucoup!
Mais je n'ai aucune idée pour le vérifier.
Quelqu'un pourrait-il me donner un coup de main?
Merci beaucoup!