Comment vérifier si un filtre de décimation?

[corgan]

Je dessine un filtre de décimation (en Verilog) pour un 1-bit Sigma-Delta-échantillonnée ADC.
Mais je n'ai aucune idée pour le vérifier.
Quelqu'un pourrait-il me donner un coup de main?

Merci beaucoup!

 

[rsrinivas]

FDATool utilisation dans MATLAB ® pour la conception de filtres ur quantification à le format des données requises et générer un Verilog / code VHDL banc d'essai.il serait vraiment plus simple à vérifier.

observe
Srinivas

 

[ls000rhb]

FDATool est facile à utiliser, le filtre et le filtre CIC halfband peuvent être réalisées
et quantifié à resoulutons point fixe, elle souhaite vous aider!

 

[corgan]

rsrinivas a écrit:

FDATool utilisation dans MATLAB ® pour la conception de filtres ur quantification à le format des données requises et générer un Verilog / code VHDL banc d'essai.
il serait vraiment plus simple à vérifier.observe

Srinivas

 

[rsrinivas]

Je ne sais pas comment il ne matlab interne.
mais elle mai être quelque chose comme ça.
u have dire trois étapes et chacune est une LPF.
Alors, quand u apporter une contribution à la première étape u sais que c'est la réponse qui u mai le passer à la deuxième et ainsi de suite et le résultat final résultant de la dernière étape mai être mis dans un tableau en Verilog ur ou le code VHDL et verified.hope Je suis clair.
Ceci est un exemple de code généré MATLAB (non complète)

module filter2_tb;

/ / Paramètres
paramètre clk_high = 5;
paramètre clk_low = 5;
paramètre clk_period = 10;
clk_hold paramètre = 2;

/ / Filets
reg CLK;
reg clk_enable;
reg remise;
reg signé [15] filter_in;
fil signé [15] filter_out;

entier n, / / variable de la bouclereg signé [15] filter_in_force [0];
reg signé [15] filter_out_expected [0];

/ / Instances de composants
filtre2 u_filter2
(
. CLK (CLK),
. clk_enable (clk_enable),
. réinitialisation (reset),
. filter_in (filter_in),
. filter_out (filter_out)
);

initiale
commencer
/ / Constantes
filter_in_force [0] <= 16'h7fff;
filter_in_force [1] <= 16'h7fff;
filter_in_force [2] <= 16'h7fff;
.
.
.
.
filter_out_expected [0] <= 16'h0000;
filter_out_expected [1] <= 16'h0000;
filter_out_expected [2] <= 16'h0000;
filter_out_expected [3] <= 16'h0000;
.
.
.
fin
/ / Déclarations Block
Toujours / / génération de CLK
commencer: clk_gen
clk <= 1'b 1;
# Clk_high;
clk <= 1'b 0;
# Clk_low;
/ end / clk_gen;

initiale / / reset bloc
commencer: reset_gen
clk_enable <= 1'b1;
reset <= 1'b 1;
# (Clk_period * 2 clk_hold);
reset <1'b = 0;
/ end / reset_gen;

initiale / / Le principal bloc
commencer
# Clk_period;
filter_in <= filter_in_force [0];
# (Clk_period * 2 clk_hold);
filter_in <= filter_in_force [1];
# Clk_period;
for (n = 0; n <= 4970; n = n 1)
commencer
if (filter_out! == filter_out_expected [n])
display $ ( "Error in essai de filtre à t% de temps: Expected '% h' h Actuel '%'", $ time, filter_out_expected [n], filter_out);
if (n 2 <= 4970)
filter_in <= filter_in_force [n 2];
# (Clk_period);
fin
display $ ("**** essai. ****");
$ stop;

/ end / filter_in_gen;

endmodule.Ajouté après 37 secondes:ce Decimator Forthe IsNot c'est pour une Butterworth bpf

 

[corgan]

Je vous remercie Gusy pour l'aider.
Le filtre de décimation utilisation décimé par 16 et décimée par 4 Pour effectuer décimé par 64.
Matlab peut générer de stimulation pour chaque étape.
Mais ce que je veux tester est le résultat d'décimé par 64.

Par ailleurs, si la sortie du convertisseur est un 1 bit de données, cela signifie le filtre de décimation doit être de 1 bits en entrée?Est-ce le sam, si je file d'attente les données à 4-bit et l'utilisation de 4 bits en entrée du filtre de décimation?

 

[rsrinivas]

Corgan a écritar ailleurs, si la sortie du convertisseur est un 1 bit de données, cela signifie le filtre de décimation doit être de 1 bits en entrée?
Est-ce le sam, si je file d'attente les données à 4-bit et l'utilisation de 4 bits en entrée du filtre de décimation?

 

[corgan]

rsrinivas a écrit:Corgan a écritar ailleurs, si la sortie du convertisseur est un 1 bit de données, cela signifie le filtre de décimation doit être de 1 bits en entrée?
Est-ce le sam, si je file d'attente les données à 4-bit et l'utilisation de 4 bits en entrée du filtre de décimation?