comparateur Offset

S

suhas_shiv

Guest
Salut tous,
J'ai une question concernant comparateur compensée en pipeline ADC.Quel est le décalage maximum u peut tolérer avec et sans correction d'erreur numérique?

Livres que j'ai lus disent -Vref / 4 avec correction d'erreurs.Supposons que ma contribution est 1V signal différentiel, ce que cela signifie max offset tolérable est -0.125V (depuis Vref = 0,5 V et Vref / 4 = 0.125V).Merci pour l'aide.

 
Suhas Cher,

Je pense que cela dépend du nombre de bits vous résoudre à chaque étape de l'oléoduc.Vref / 4 s'appliquerait à environ 2 bits par étape, si je ne me trompe pas.En outre, le gain de résidus est également essentiel dans la définition de la compensation requise.

 
Je suis l'aide de la 1.5bits par étape l'architecture et donc le gain de chaque étape sera de 2.

 
Ensuite, vous désirez compenser la limitation à environ Vref / 4 de votre comparateurs

 
Vamsi Mocherla a écrit:

Ensuite, vous désirez compenser la limitation à environ Vref / 4 de votre comparateurs
 

Welcome to EDABoard.com

Sponsor

Back
Top