conception de la gigue du centre-puce CVMO bas

L

lhlbluesky

Guest
Récemment, je veux concevoir une grande précision intra-puce à faible bruit (faible gigue) osc, la gigue max sur différents PVT doit être inférieure à + / -2%, alors, qu'est-ce que je devrais structure de circuit uesd? i konw, il ya osc et la structure rc osc anneau, quels sont les bienfaits du leur? circuit et qui dois-je choisir pour mon projet? d'ailleurs, j'ai entendu dire que, pour la conception de précision de haute osc, l'étalonnage doit être utilisé, ce qui méthode d'étalonnage puis-je utiliser? et quel est le principe de l'étalonnage? et comment obtenir la formule d'étalonnage, d'assurer la linearlity élevé de processus d'étalonnage pour PVT? Merci à tous, merci de me venir en aide. des conseils ou des documents sont appréciés, merci.
 
y at-il des conseils ou une idée pour ma référence?
 
Pour une grande précision tels cours PVT, vous aurez besoin d'un oscillateur à quartz (externe), à ​​mon humble avis, si l'on veut une référence auto-cohérent. S'il ya une source de référence différente disponible, vous pouvez utiliser un oscillateur commandable (VCO). Procédé d'étalonnage a besoin d'une référence (externe), afin d'étalonnage de tout processus (P) est la variation possible, pas de variations VT.
 
Gigue période de 2% n'est pas une spécification à faible gigue. 2% non taillés tolérance freq sans au moins une résistance à l'extérieur est plus difficile. Il ya des puces qui permettent sortie du synthétiseur de gigue de quelques fractions de picosecondes. Ils utilisent 4.2 GHz sur LC oscillateur à puce et les diviser vers le bas vers les basses fréquences.
 
merci pour la réponse, mon freq d'horloge est 4M, et pour la prise en compte des coûts bas, je ne veux pas utiliser de cristal osc ou LC osc, donc, je pense, RC osc ou un anneau CVMO peut-être mon choix, je veux savoir , comment concevoir un + / -2% de tolérance RC osc ou la CVMO bague? quelle structure ou circuit dois-je utiliser? quelle est la procerdure conception et quels sont les facteurs considération importante dans ma conception? j'ai besoin de quelques documents connexes, remercie tous. merci. d'ailleurs, comment obtenir un courant de référence stable, qui est, ne pas varier avec PVT, et je ne veux pas utiliser un convertisseur d'interface utilisateur avec une résistance à puce pour la réduction du bruit, merci.
 
Je ne veux pas utiliser de cristal osc ou LC osc, donc, je pense, RC osc ou la CVMO bague peut être mon choix, je veux savoir, comment concevoir un + / -2% de tolérance RC osc ou un anneau CVMO? quelle structure ou circuit dois-je utiliser? d'ailleurs, comment obtenir un courant de référence stable, qui est, ne pas varier avec PVT
Ce n'est pas une tâche facile! Oubliez la CVMO anneau, vous ne pouvez pas contourner la variations PVT. Vous pouvez essayer avec un osc RC et un PVT- et non indépendant source de courant constant, pls. étudier le PDF ci-dessous. Si votre PDK vous donne des modèles fiables de résistance, vous pouvez essayer de compenser la dépendance en température de toutes les résistances impliqués par une combinaison appropriée (circuit en série) de résistance avec dépendances en température positive et négative. Ce serait la seule chance pour contourner la dépendance AR / AT - si vous voulez éviter une source extérieure basse AR / AT résistance. Dans ce cas, une méthode de coupe contre le P-variation prend tout son sens. View attachment 77553
 
bonjour, erikl, je ne peux pas télécharger ou ouvrir le "Annexe 77553 ', pouvez-vous télécharger à nouveau? ou pouvez-vous me faire parvenir une copie à mon email: lhlbluesky@gmail.com , merci.
 
bonjour, erikl, je ne peux pas télécharger ou ouvrir le "Annexe 77553 ', pouvez-vous télécharger à nouveau?
Tu as raison, le lien ne fonctionne plus, désolé, et je ne peux pas éditer mon propre détachement - étrange. Je joins le fichier PDF une fois de plus: View attachment 77635 Je viens de re-téléchargé avec succès.
 

Welcome to EDABoard.com

Sponsor

Back
Top