B
banni
Guest
Salut,
Je vais à la conception synthétiseur WB (3G ~ 7G).Maintenant, je suis en utilisant une boucle PLL, mais le bruit de phase n'est pas desired.teh bruit de phase désirs est -126dBc/Hz atleast à 100KHz offset.anohther souhaité paramètre est de 1 ms locktime.Souhaitez-vous s'il vous plaît aidez-moi à la structurethat je peux obtenir les paramètres souhaités?
et une autre question, dans un PLL je ne peux pas atteindre le bruit de phase du VCO qui est mentionné dans la fiche technique, même à la distance de 100KHz du signal désiré, tandis que le filtre de boucle est inférieur à 10KHz?ce qui pourrait être le problème?
tnx
Je vais à la conception synthétiseur WB (3G ~ 7G).Maintenant, je suis en utilisant une boucle PLL, mais le bruit de phase n'est pas desired.teh bruit de phase désirs est -126dBc/Hz atleast à 100KHz offset.anohther souhaité paramètre est de 1 ms locktime.Souhaitez-vous s'il vous plaît aidez-moi à la structurethat je peux obtenir les paramètres souhaités?
et une autre question, dans un PLL je ne peux pas atteindre le bruit de phase du VCO qui est mentionné dans la fiche technique, même à la distance de 100KHz du signal désiré, tandis que le filtre de boucle est inférieur à 10KHz?ce qui pourrait être le problème?
tnx