R
ravics
Guest
1. Est-il un moyen de recharger la conception VHDL dans Modelsim sans revenir à l'ISE en utilisant des commandes de script dans ModelSim? 2. Quelle est la procédure pour compiler UNISIM & Xilinx corelib dans Modelsim? J'ai obtenu cette note de l'un des tutoriels université: Redémarrage et courir de nouveau la simulation ne sera pas incorporer tous les changements que vous avez fait à votre module ou un appareil d'essai. Pour voir les effets de ces changements, ModelSim fermer et exécuter le processus Simuler modèle comportemental de nouveau dans ISE. Toute porte de sortie? J'ai essayé de compiler la conception. Fdo & ne redémarrez-f, mais pas de modifications ont été intégrées.