conception sur les dll

N

newbie_1

Guest
Salut, pouvez-vous me donner des éclaircissements sur dll? et ce sur interpolateur de phase, comment puis-je utiliser l'interpolateur? et des documents de bonne volonté sera appréciée. merci beaucoup un newbie
 
Hai arsenal , Avez-vous tout retard numérique verrouillé documents circuit en boucle ou de matériaux sur DLL numériques qui peuvent être implmented utilisant les outils de simulation Verilog ou Vhdl complètement. Aussi pouvez-vous dire à toute méthode par laquelle je peux utiliser un outil de simulation numérique (FPGA AVANTAGE PRO) Sortie circuit à donner à un outil de simulation analogique (Tanner / Tspice) entrée du circuit de signal ..
 
[Quote = blowfish] Hai arsenal , Avez-vous tout retard numérique verrouillé documents circuit en boucle ou de matériaux sur DLL numériques qui peuvent être implmented utilisant les outils de simulation Verilog ou Vhdl complètement. Aussi pouvez-vous dire à toute méthode par laquelle je peux utiliser un outil de simulation numérique (FPGA AVANTAGE PRO) Sortie circuit à donner à un outil de simulation analogique (Tanner / Tspice) entrée du circuit de signal .. [/quote] blowfish salut, de dll dans verilog modèle, u peut consulter le site Web de guider les concepteurs, aussi u pouvez essayer de l'écrire en utilisant des compteurs, et u peut essayer le joint. et après u obtenir le modèle dll alors u pouvez utiliser spectreVerilog de faire la simulation à signaux mixtes en créant un point de vue config.
 
Je suis un débutant. Y at-il de bonnes références pour la conception de dll? Merci: D
 
Salut arsenal comment puis-je utiliser votre modèle Verilog de dll? Merci!
 
[Quote = zgz1983] Salut arsenal comment puis-je utiliser votre modèle Verilog de dll? Merci! [/quote] u peut simplement l'utiliser pour coz simulation, il ne donne que le modèle de comportement des éléments constitutifs de la dll, à partir de laquelle u peut savoir ce qui construit une DLL et comment il fonctionne. arsenal grâce
 
arsenal Hai, Il ya quelques erreurs dans le code Verilog de Stanford. En outre, certains codes sont manquants dans le sous-modules. Pouvez-vous vérifier le fonctionnement du code et après le bon code de travail.
 

Welcome to EDABoard.com

Sponsor

Back
Top