Configuration et Hold

[research_vlsi]

Salut à tous

quelles façons les différents r à surmonter SETUP et maintenez enfoncé violation dans un flip flop?

 

[deh_fuhrer]

- Évitez de biaiser l'horloge autant que possible ........

 

[Badola]

Cochez cette

http://www.edaboard.com/viewtopic.php?p=927543 # 927543

 

[research_vlsi]

remercier u guys ..

 

[Badola]

Cochez cette ppt ... good one

 

[verilog.course]

Cochez cette ppf espérons qu'il vous aidera
Désolé, mais vous devez vous loguer pour voir cette pièce jointe

 

[gurpreet.singh]

HI
Selon moi, on peut enlever mis en place une violation par l'évolution de la période de temps / fréquence du système, car dans la série le temps de notre exigence principale est que notre heure d'arrivée doit être <besoin de temps afin que nous puissions régler en changeant la fréquence ou à temps period.But Maintenez les violations sont très dangereux, car dans la soute de temps notre exigence principale est l'heure d'arrivée doit être> besoin de temps afin que nous puissions donner retard dans le circuit par l'insertion d'un flop dans le circuit mais nous cann't arrêter l'horloge pour atteindre plus tard dans le circuit.