B
BlackHelicopter
Guest
Le code ci-dessous compile, cependant lors de la simulation db = 'XX' et j'obtiens une erreur "Argument logique Found". J'essaie de lire / écrire à partir de inout db. Le but de la lecture est de sonder l'indicateur occupé le db (7) après avoir écrit une instruction. (HD44780). Je crois que je fais le port inout mal? Aussi je suis assez nouveau en VHDL, donc si quelqu'un d'entre vous serait l'approche différemment s'il vous plaît faites le moi savoir. Merci!
Code:
lcd_interface ENTITÉ IS - Ajouter un port générique (db: INOUT std_logic_vector (7 DOWNTO 0); fr, rs, rw: OUT std_logic; - CLK: EN std_logic; lcd_clk_tick: EN std_logic; - Enlever après ESSAIS réinitialiser: EN std_logic; lcd_count_tick_o: OUT std_logic); lcd_interface END; contrôleur ARCHITECTURE DE lcd_interface EST state_type TYPE EST (INIT_0, INIT_1, INIT_2, EN_H, EN_L) - ADD EN_H? Signal d'état, next_state: state_type; SIGNAL i_en: std_logic; SIGNAL clk_count, lcd_count: std_logic_vector (9 DOWNTO 0): = "0000000000"; - SIGNAL lcd_clk_tick: std_logic; SIGNAL db_out, db_in: std_logic_vector (7 DOWNTO 0); BEGIN lcd_count_tick_o