N
nice2meet_you
Guest
Salut les gars,
Si un système a des entrées asynchrones vers le FPGA (tels que boutons poussoirs, ou une interface d'un autre processeur qui tourne à vitesse différente de la FPGA).Il n'y a pas d'horloge d'entrée associées à ces signaux.
Comment dois-je régler les contraintes temporelles d'entrée?
merci
Si un système a des entrées asynchrones vers le FPGA (tels que boutons poussoirs, ou une interface d'un autre processeur qui tourne à vitesse différente de la FPGA).Il n'y a pas d'horloge d'entrée associées à ces signaux.
Comment dois-je régler les contraintes temporelles d'entrée?
merci