coussinet insérer dans RTL ou netlist?

insérer les tampons d'E / S dans le netlist et de départ ur de la conception physique est une bonne pratique,

 
Peut-on définir le coussinet en netlist par le fichier UCF?Nous donnons le coussinet avant de générer netlist selon les lignes directrices outil Qu'en est-il après la netlist.

Merci
Raghu

 
mieux vaut blocs d'E / S insérer, après synthèse dans la netlist.préférable de ne pas faire la synthèse des PADS IO avec votre design.Il est préférable de faire la synthèse de la conception et insérer IO plaquettes en utilisant des scripts ou manuellement dans la netlist généré.

 
Si vous écrivez contrainte de précision d'entre vous à puce environnement extérieur, tels que l'aptitude à conduire, la charge et le niveau de tension, vous pouvez insérer des IO dans la synthèse.Mais franchement, je ne l'utilise jamais.Il est préférable d'ajouter dans votre cellule IO RTL et dans le haut niveau de votre conception.Il doit correspondre à votre exigence dirving.Lors de la synthèse, il suffit de compiler le niveau sous le niveau de la cellule d'E / S, et de rédiger netlist de puce ensemble.Outils ne modifiera pas votre cellule IO.

 
Nous insérons IO Pad dans RTL, mais la synthèse nécessaire les placer ne faites rien ....

 
Il est bonnes pratiques de conception dans votre RTL avoir donné toute RTL bloc soit purement structurel ou de comportement, et de ne pas mélanger les deux.Par conséquent, utiliser un niveau distinct de la hiérarchie d'instance IO tampons si vous le faites dans RTL.

 
Oui hgby2209 est juste, même si nous définissons blocs d'E / S et d'autres retards, au niveau de synthèse, il ne voit pas.Ceux-ci viennent dans l'image tandis que la mise en œuvre ou de cartographie.

 
Je suis également favorable à l'aide d'un haut niveau RTL fichier pour mettre le I / O cellules y compris les registres d'entrée et de registres de sortie.J'ai aussi instancier les cellules pour m'assurer que je obtenir le type de cellule à droite et continuer dont j'ai besoin.C'est bon aussi de mettre des contraintes de placement de cellules.J'utilise une contrainte calendrier fichier séparé pour le module en haut et le cœur, de cette façon l'interface I / O et les exigences de base le calendrier peut être spécifié séparément.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top