couverture fonctionnelle utilisant PSL

[ravi123]

Je veux faire une couverture croisée de deux vecteurs 16 bits, mais je veux d'exclure certaines conditions. Est-il possible en utilisant PSL? S'il vous plaît me donner quelques références. merci

 

[quake]

Oui, vous le pouvez. en fait vous n'avez pas besoin de vous pouvez vous reporter à la rubrique suivante à cette http://www.edaboard.com/ftopic111575.html

 

[soccer]

vous pouvez regarder certains matériaux de PSL pour les aider.

 

[aji_vlsi]

Salut, Pas exactement - PSL est un langage temporel et ne soutiennent une couverture fonctionnelle de temporaux, ce que vous cherchez n'est plus une «combinatoire» problème à résoudre et covergroup SystemVerilog est parfaitement l'affaire ici, une très simple Par exemple (se reporter à la GRJ pour les plus complexes, utiles): covergroup cross_cov @ (sample_ev); uart_direction coverpoint; / / TX ou RX coverpoint baud_rate {br poubelles [] = {}} 100,200,5000; / / nombres ne sont pas nécessairement représentent les valeurs vrai ici uart_direction cc croix, baud_rate; endgroup: cross_cov Il ya beaucoup plus - des bacs, binsof, ignorer, etc illégale Si vous êtes familier avec Vera ou E, cela va ressembler à vous. BTW - si vous utilisez SVA, la partie temporelle peut être définie par SVA et la couverture croisée par SV. HTH Aji http://www.noveldv.com

 

[Arnold]

juste une correction, PSL NE couverture de support fonctionnel, plese consulter le dernier document du SIU ABV

 

[aji_vlsi]

http://www.noveldv.com [/url]